

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11233456 A

(43) Date of publication of application: 27.08.99

(51) Int. CI

H01L 21/28 H01L 21/8238 H01L 27/092 H01L 29/78 H01L 21/336

(21) Application number: 10345478

(22) Date of filing: 04.12.98

(30) Priority:

05.12.97 US 97 67565

(71) Applicant:

**TEXAS INSTR INC <TI>** 

(72) Inventor:

HONG QI-ZHONG YANG HONG SHIAU WEI-TSUN CHAO SHIH-PING

# (54) MANUFACTURING METHOD OF ELECTRONIC DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a method for forming a silicide region on an electronic device.

SOLUTION: A method for forming a silicide region comprises steps of: forming a source region and a drain region which are separated by a channel region in a semiconductor substrate; forming a gate structure separated from the source and the drain regions after covering portion of the channel in the substrate adjacent to the source and the drain regions; forming a material containing cobalt (102) at a first temperature of about 300 to 500°C after covering the source, the drain and the gate regions; reacting a portion of the material containing cobalt with a portion of the semiconductor substrate in the source and the drain regions and a portion of the gate structure by performing a first annealing step (104) for about 10 to 120 seconds at a second temperature of about 450 to 650°C; removing a non-reaction portion of the material containing cobalt (106); and performing a second annealing step (108) for about 10 to 120 seconds at a

third temperature of about 700 to 900°C.

COPYRIGHT: (C) 1999, JPO



# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-233456

(43)公開日 平成11年(1999)8月27日


(51) Int.Cl. <sup>6</sup>	識別記号	F I
H 0 1 L 21/28	301	H 0 1 L 21/28 3 0 1 T
21/823	<b>38</b>	27/08 3 2 1 F
27/092	2	29/78 3 0 1 P
29/78		
21/336	6	
		審査請求 未請求 請求項の数1 OL (全 5 頁)
(21)出願番号	<b>特膜平</b> 10-345478	(71)出願人 590000879
		テキサス インスツルメンツ インコーオ
(22)出顧日	平成10年(1998)12月4日	レイテツド
		アメリカ合衆国テキサス州ダラス,ノース
(31)優先権主張番号	9 067565	セントラルエクスプレスウエイ 13500
(32)優先日	1997年12月5日	(72)発明者 クイ - ソング ホング
(33)優先権主張国	米国 (US)	アメリカ合衆国 テキサス州ダラス、フォ
		レスト レーン 9601, アパートメント
		ナンバー521
		(72)発明者 ホング ヤング
		アメリカ合衆国 テキサス州ダラス, エニ
		ー ブラット 6911
		(74)代理人 弁理士 浅村 皓 (外3名)
		最終頁に続く

# (54) 【発明の名称】 電子デパイス作製方法

#### (57)【要約】

【課題】 電子デバイス上にシリサイド領域を形成する 方法を提供する。

【解決手段】 半導体基板中へチャンネル領域によって分離されたソースおよびドレイン領域に隣接して、基板のチャンネル部分を覆い、それから絶縁されたゲート構造を形成する工程;約300ないし500℃の第1の温度において、ソース、ドレイン、およびゲート領域を覆って、コポルトを含む材料を形成する工程(102);約450ないし650℃の第2の温度において約10ないし120秒間、第1のアニール工程(104)を実行して、コポルトを含む材料の一部分をソースおよびドレイン領域中の半導体基板の一部分およびゲート構造の一部分と関立を含むがある工程(106);および約700ないし900℃の第3の温度において約10ないし120秒間、第2のアニール工程(108)を実行する工程を含む。



# 【特許請求心範囲】

【請求項1】 半導体基板上へ形成される電子デバイス を作製する方法であって、

半導体基板中へソース領域およびトレイン領域を、それらかチャンメル領域によって互いに分離される形で形成 する工程

ソースおよびと1 イレ領域に隣接して、基板のチャレネル部分を覆い。それから絶縁されたゲート構造を形成する工程

前記ソース領域、前記ドレイン領域、および前記ゲート 構造を覆って、ロハンドを含むれれを、300ないしち 00℃付近の第1の温度で形成する工程。

4 5 0 ないしら 5 0 ℃付近の第2の温度において、1 0 ないし1 2 0 秒間の時間、第1 のアニール工程を実行して、ロバルトを含む材料の一部分を、前記ソースおよびトレイン領域中の前記=導体基板の一部分およびゲート構造の一部分と反応させて、前記ロバルトを含む材料の残りの副分を未反応のままとする工程、

前記コールトを含む村料の前記米反応部分を除去する正程。および700ないも900℃付近の第3の温度で、10ない・100秒間の時間、第2のアニール工程を実行する工程、を含む方法。

#### 【発明が詳細な説明】

#### [0001]

【発明の属する技術分野】 4発明は半導体デバイスで製造および処理に関するものであって、更に詳細には、リサイト領域を作製する方法に関する。

#### [00002]

【旋来の技術】電子デバイスの世代が進むにつれて、よ り少ない電力を消費するより高速でより小型のトランジ スタが心要とされている。これを実現するために、未来 のトランジスタカソースイドレイン領域は水平および垂 直の両方向で縮小する必要があるう。更に加えて、ゲー トの幅と高さも縮小しなければならない。ソースごとし イン領域およびゲート構造の両断面積が小型化するであ ろうため、それら構造の抵抗はそれらの寸法の縮小とと ちに増大するであるう。このことから、それら増大する 抵抗を下げるために、それら構造の中あるいは上へより 導電性の高い材料を導入する必要がある。現時点では、 その構造の与えられた長さに対してその抵抗を下げるた めに、それらの構造の上ペチタンシリサイドが形成され る。しかし、構造の幅が0.25ミグコン以下になる と、チタンシリサイドのシート抵抗は増大する。この現 象は、チタンシリサイド層かC49相からより低抵抗の C54相へ相転移することが、より狭い幅の構造で困難 であるためである。

### [0003]

【発明の解決しようとする課題】この線幅に依存するシー・抵抗の問題に悩まされないで、ソースイドレインおよびゲート領域の抵抗を下げるための別の方法は、ソー 50

スートシインおよびゲート領域上にコパルトシリサイド 領域を形成するものである。しかし、現在のCoSi2 構造は少なりとも1~の難しい問題に悩まされている。 ソースードシイン領域にコパルトシリサイドを用いて形 放されるデバイスは、不均一なCoSi2 Si界面の せいで、より大きしぎイオード …力を有するのが一般 的である。言い替えると、後いアースドトインエリア 上に形成される典型的なコパルトシリサイトはコールト が基板中、アスパイク"するという問題を抑えている。 これは、ダイオートリークが大きいトランシスタは、特 にデバイスかその"オフ壮態"にある時により大きい にデバイスかその"オフ壮態"にある時により大きい 大を消費するため問題となる。これに加えて、このこと はソース、トンイン領域の深さが減少するとより問題と なる。

【0004】この問題を克服する10の告法は、ロバジ と層の堆積とその後に続くその場真空アルール工程に高 温の工程を実行するものでもる。IEDM技術がイジェ スト18.1.1(1995年)の95~445頁に記 載されたケン・イノコエ(Ken Inoue)等によ |る"高温スパッタリングおよびその場真型アニールを用 いたり、15ミケロンCMOS用の新しいロバルトサリ サイド技術 'A New Cobalt Salici de Fechnology for U. 15 mi eron CMOS Using High#Temp erature Sputtering and In-Situ Varuum Annealing)"を参 照のこと、別の方法は、すべてのアニーリング工程に先 だってコムルト層の上へTiN層を形成し、その後高温 のアニール工程を実行するもりである。技術ダインェス - 5 1 8、 2、 1 (1 9 9 5 年) 7 9 5 -- 4 4 9 頁に記載 されたK.コトラ(K.Goto) 等による "ディープ ・サブミグロンCMO Sデバイス用力C oサリサイドプ ロセスのコーク機構および最適信条件(Leakage Mechanism and Optimized Conditions of Co Salicide Process for Deep-Submicr on CMOS Devices) "を参照のこと。

【課題を解決するための手段】 な発明の一実施例は半導40 体基板上へ電子デバイスを作製する方法であって、その方法は、半導体基板中へソース領域およびドレイン領域を、それらがチャンネル領域によって互いに分離される形で形成する工程、ソースおよびドレイン領域に隣接して、基板のチャンネル部分を覆い、それから絶縁されたゲート構造を形成する工程、300ないし500℃付近の第1の温度において、ソース領域、ドレイン領域、およびゲート構造を覆ってコポルトを含む材料を形成する工程、450ないし650℃付近の第2つ温度において10ないし120秒間付近の時間、第1カアニール工程

を実行して、コバルトを含む材料の一部分を、ビースお

[0005]

3

よびトレイン領域中の主導体基板の一部分およびケート 構造り一部分と反応させて、コバルトを含む材料の残り 作副分を未収定りままに残す工程(コハルトを含む材料 ○朱成杰部分を除去する工程;およびで00ない190 o C仕近の第3の温度において10ないし120秒間付 近の時間、第2のアニーン工程を実行する工程を含む。 好ましては、電子デバイスは、トランジスタ、DRA M、《モリティイス、韓建ケバイス、プロセッサ、およ でそれらの任意の組み合わせを含むクループから選ばれ る。前部第1の温度は好ましては、450℃付近であ ら、前記第2つ温度は300ない1399℃仕近であ る。前記第3の温度は好ましくは、700ないし800 で付近、あるいは800ないし900°C付近であり、更 に好ましては750または850℃付近である。

【0006】本発明の別の実施例は、ヨハルトを含むシ リサイド領域を、甲導体基板上に形成されたトランジス タのソース、トンイン、および導電性ゲート構造の上に 作製する方法であって、それ方法は:300ないし50 0℃付近の第1の温度において、ソース領域、トレイン 形成する工程,450ないしらも0℃付近の第2の温度 において、10ないに120私間付近の時間、第1カア ニール工程を実行して、ロボルトを含む材料の一部分。 を、ソースおよびトレイン領域中の半導体基板の一部分 およびゲート構造の一部分と反応させて、コペルトを含 む打料の残りの部分を未反応のままりする工程、コバル トを含む打料の夫反応部分を除去する工程、およびでの 0ないに900で付近の第3の温度で10ないに120 移聞付近の時間、第2のアニール工程を実行する工程を 含沙。

#### 【0007】

【発明の実施の刑態】本発明の以下の説明は、ソース。 ドレイン領域およびゲート構造上ペコパルトシリサイド 領域を形成することに重点をおいているが、本発明は任 意のシリコンを含む構造をシリサイド化するために使用 することができ、またシリサイド領域を形成するために ロハルトを含む材料と一緒に利用されても、あるいはさ れなくてもよい。

【0008】図2aを参照すると、基板202は、好ま 成されたエピタキシャルシリコン層、あるいは単結晶シ リコン層を覆って形成された多結晶シリコン層を含む。 ソース トレイン領域204は、基板202の一部分中 に任意の従来技術によって形成される。導電性ゲート構 造212は、好ましくは、ドープされたあるいは未トー プの多結晶シリコンを含んでおり、ゲート絶縁体206 上に形成される。ゲート絶縁体206および側壁絶縁体 210は酸化物、窒化物、それらの組み合わせ、あるい は酸化物と窒化物の積層構造を含むことができるが、ゲ ー「絶縁体206および側壁絶縁体210は同し付料を 50 【0014】以上の説明に関して更に以下の項を開示す

含む必要はない。

【0009】図2トと図1○工程102とを参照する と、導電層214かデーイス全体を覆って形成される。 好ましては、層214はスパックリングあるいは任實の その他の従来の堆積法(例えば、化学的基着法あるいは プラスマ促進化学的委養法)によって、300ないし5 00℃付近(好ましては400ないしき00℃付近)よ 9好ましては450℃付近)の雰囲気温度において形成 される。觷214はロハルトを含むことが好ましいが、

10 「 1 」、N 」、W、 P 」、P d あるいはこれらい任意の組 み合わせを含むこともできる。

【0010】図2cと図1の工程104とを参照する と、次にアニール工程が実行される。好ましくは、これ はデバイスを450ないしら50ではより好ましらは、 500と600℃との間) り雰囲気温度(あるいばウエ 小温度) に、10ないし120秒間付近(より好ましく は20ないに40秒間付近、更にもっと好ましては30 秒間付近) の時間、晒すことによって実行される。雰囲 気は、このアニール工程中、窒素を含むことが好まし 領域、およびケート構造を覆してはベルトを含む打料を、20 th/2 このアニール工程の結果、層じ14からのコニルト と、ソースバドレイン領域204およびゲート領域21 このシリコンとが反応して、それぞれシリサイト領域2 16および318を形成される。これらの領域はCoS i またはC o S i g を含むであろう。抵抗値で声では、 CoSicが好法しいシャサイドである。

【0011】図2dと図1の工程106および108と を参照すると、層214の未反応部分が次に除去され る。このことはウエーをH C  $1:H_2/O_2$  または $H_2/O$  $2 > H_2/SO_4$  に晒すことで実行するのか好ましい。し 30 かし、シリサイド領域216および218は本質的にそ のままで残存する。

【0012】工程108において、領域216および2 18をより導電性の高いCoSi₂シリサイドへと相転 移させるために別のアニールが実行される。好ましく は、工程108は、テバイスを窒素雰囲気中で、700 ない♪ 9 0 0 ℃付近(より好ましては、700ないし8 50℃付近、更にもっと好ましくは800ないし850 ℃付近)の温度に、10ないし120秒間付近(より好 ましくは、20ないし40秒間、もっと好ましくは30 しくは、単結晶シリコン、単結晶シリコン層を覆って形。40 秒間付近)の時間、晒すことによって実行される。この 工程を、先行する堆積およびアニール工程と組み合わせ ることの重要な点は、ツースペドレイン直列抵抗を本質 的に増やすことなしに、デバイスのダイオートリークを 改善できることである。

【0013】本発明の特定実施例についてこれまで説明 してきたが、それはは発明のスコープを限定する意図の ものではない。本発明の多くの実施例がは明細書の方法 論に照らして当業者には明かとなろう。 本発明 ラスコー プは特許請求の範囲によっての女限定される。

(1) 半導体基板上へ形成される電子デバイスを作製す る方法であって、当導体基板キーソース領域およびドレ イン領域を、それらがチャンネに領域によって互いに分 離される所で形成する工程、ソースおよびトレイン領域 に隣接して、基板のチャンネル到分を覆い、それから絶 縁されたゲート構造を形成する工程、前記ソース領域、 前記ドレイン領域、および前記ゲート構造を覆って、ロ ハットを含む材料を、300ないに500℃付近の第1 小温度で形成する工程、450ないし650℃付近万第 10 【0003】(10) 本発明の一実施例は半導体基板上 この温度において、10ない・100秒間の時間、第1 のアニーや工程を実行して、コハルトを含む材料の一部 分を、前記ソースおよびドレイン領域中の前記至導体基 板の一部分およびケート構造の一部分と反応させて、前 記コベルトを含む材料の残りの部分を失反応のままとす。 る工程、前部ロベルトを含む材料の前記失反応部分を除 去する工程、および700ない L 900℃仕近の第3の 温度で、10ない1120秒間の時間、第20アニール 工程を実行する工程、を含む方法。

おいて、前記電子ティイスが、トランジスタ、DRA M、メモリデバイス、論理デバイス、プロセッサ、およ びそれらい任意の組み合わせを含むスループの中から選 ばれたものである方法。

【0016】(3)第1項記載の方法であって、前記第 1の温度が450℃付近である方法。

【0017】(4)第1項記載の方法であって、前記第 3の温度が700ないし800で付近である方法。

【0018】(5)第1項記載の方法であって、前記第 3の温度が800ないし900℃付近である方法。

【0019】(6)第1項記載の方法であって、前記第 3の温度か750℃付近である方法。

【0020】(7)第1項記載の方法であって、前記第 3の温度が850℃付近である方法。

【0021】(8)第1項記載の方法であって、前記第 2の温度か300ないし399℃付近である方法。。

【0022】(9)半導体基板上に形成されたトランジ スタのソース、トレイン、および伝導性ゲート構造の上 へ、コバルトを含むシリサイド領域を作製する方法であ って、前記ソース領域、前記ドレイン領域、および前記 40 214 導電層 ゲート構造を覆って、300ないに500℃付近の第1 の温度において、コハルトを含む材料を形成する工程、 450ないし650℃付近の第2の温度において、10

ないし120秒間の時間、第1のアニール工程を実行し て、コニルトを含む材料の一部分を、前記ソースおよび トレイン領域中の前記半導体基板の一部份およびゲート 構造の一部分と反応させて、前部コペルトを含む材料の 残りの部分を共反応のままとする工程、前記コバルトを 含む材料の前部未反応部分を除去する工程、および70 ①ないし900℃付近の第3の温度において10ないし 120科間付近の時間、第2のアニールを実行する工 程、を含む方法。

· 形成される電子デハイスを作製する方法であって、そ ①方法は「半導体基板中トソース領域およびドレイン領 域を、それらかチャンネル領域によって互いに分離され る形で形成する工程、ソースおよびドレイン領域に隣接 して、基板のチャンネル部分を覆い、それから絶縁され たケート構造を形成する工程,300ないし500℃付 近の第1の温度において、ソース領域、ドレイン領域、 およびケート領域を覆って、コハルトを含む材料を形成 するI程(図1のI程102),450ないし650℃ 【 0.0.1.5】(2)第1項記載 0.5法であって、ここに -20 付近の第じの温度において1.0ないし1.2.0 秒間付近の 時間、第1万アニール工程(図1万工程104)を実行 して、ロバルトを含む打料の一部分を、ソースおよびト レイン領域中の半導体基板の一部分およびゲート構造の 一部分と反応させて、コバルトを含む材料の残りの部分 を大反志のままに残す工程;コベルトを含む材料の米反 店部分を除去する工程(図1の工程106) 、および7 00ないに900℃付近の第3の温度において10ない し120秒間付近の時間、第2のアニール工程(図1の 工程108)を実行する工程を含む。

# 30 【図面の簡単な説明】

【図1】本発明の方法を示すフロー図。

【図2】aないしdは、図1に示された本発明の方法を 用いて形成された電子デバイスの一部分を示す断面図。

ł

#### 【符号の説明】

202 基板

204 ソース ドレイン領域

206 ゲート絶縁体


210 側壁絶縁体

212 ゲート構造


216 シリサイド領域

218 シリサイド領域

図1】



[**2**]



ì

フロントページの続き

(72)発明者 ウェイ - ツァン シャウ アメリカ合衆国 テキサス州プラノ,シャ トウ レーン 781

(72)発明者 シー ー ピング チャオ アメリカ合衆国 テキサス州プラノ,パト リック レーン 6844